ESQUEMA DE UNA MEMORIA RAM
Las entradas de control C y R/W permiten inhibir la memoria y leer o escribir (Read-Write) respectivamente.
Las entradas de control C y R/W permiten inhibir la memoria y leer o escribir (Read-Write) respectivamente.
Fig. 1
Su funcionamiento es el siguiente:
- Situar en los terminales de DIRECCION la combinación adecuada a la célula de memoria a operar.
- En el caso de lectura, poner el terminal R/W a "0", y por último permitir el funcionamiento de la memoria, es decir, validar el proceso con C="1". En la salida de datos obtendremos la información almacenada en la dirección de memoria correspondiente.
- En el caso de escritura, además de la dirección adecuada es preciso situar en los terminales de "entrada de datos", el dato a almacenar o escribir. Ahora el terminal R/W deberá ponerse a "1". Por último, validar la operación con C="1", la información a la entrada de datos quedará registrada en la dirección de memoria indicada.
Veamos un diagrama de los tiempos de las señales que intervienen en la operación
Ciclo de lectura
Ciclo de escritura
CS AUTORIZACION DE FUNCIONAMIENTO
Una vez expuesto el principio de una memoria RAM en general, vamos a ver cómo están realizadas las de tipo semiconductor.
Se pueden clasificar en dos grupos:
Se pueden clasificar en dos grupos:
Las RAM estáticas están basadas en estructuras biestable con un tipo de transistor u otro.
Las RAM dinámicas están formadas por células dinámicas, (registros de desplazamiento dinámicos), las cuales están basadas en el aprovechamiento de las capacidades estructurales de los transistores MOS, para almacenar una carga determinada.
Las RAM dinámicas están formadas por células dinámicas, (registros de desplazamiento dinámicos), las cuales están basadas en el aprovechamiento de las capacidades estructurales de los transistores MOS, para almacenar una carga determinada.
Como sabemos, cada célula de memoria es capaz de almacenar 1 bit. Sin embargo, la forma de trabajo habitual de los sistemas digitales, obliga a almacenar grandes cantidades de información, bien en forma de bits aislados, o bien en forma de palabras.
Ello da lugar a dos tipos diferentes de organización de las memorias RAM
Ello da lugar a dos tipos diferentes de organización de las memorias RAM
En la organización por palabras, al direccionar una posición de memoria, se tiene a la salida una palabra que puede estar constituida por 6, 8, 12, 16, 32, 64 ó incluso más bits.
Sin embargo, al direccionar una posición de memoria organizada en bits, sólo se obtiene un bit de salida.
Sin embargo, al direccionar una posición de memoria organizada en bits, sólo se obtiene un bit de salida.
Para poder introducir datos en la memoria, y para poder sacarlos de ella, cada posición de memoria viene dada por su correspondiente "dirección". La dirección es, pues, una palabra binaria que define la posición. Es importante distinguir entre lo que es una dirección de una posición de memoria, y el dato que puede ser almacenado en esa dirección.
En general a nivel de pastillas de memoria en C.I. los fabricantes, ponen a disposición del usuario organizaciones de un bit (por ejemplo: 256 X 1 bits, 4096 x 1 bits, étc.) que asociadas en paralelo permiten obtener palabras de la longitud requerida.
En general a nivel de pastillas de memoria en C.I. los fabricantes, ponen a disposición del usuario organizaciones de un bit (por ejemplo: 256 X 1 bits, 4096 x 1 bits, étc.) que asociadas en paralelo permiten obtener palabras de la longitud requerida.
Memoria RAM estática.-
Las memorias estáticas tiene células de memoria en forma de flip-flops o biestables. Por tanto, como los flip-flops pueden ser unos más rápidos que otros, así ocurrirá con las memorias. Si se desea una memoria rápida puede elegirse una RAM a base de flip-flops en TTL Schottky o ECL. Si se desea una memoria barata aunque lenta, puede realizarse a partir de flip-flops con MOS. Si el consumo ha de ser extremadamente bajo, deberá elegirse una RAM CMOS.
Las memorias estáticas tiene células de memoria en forma de flip-flops o biestables. Por tanto, como los flip-flops pueden ser unos más rápidos que otros, así ocurrirá con las memorias. Si se desea una memoria rápida puede elegirse una RAM a base de flip-flops en TTL Schottky o ECL. Si se desea una memoria barata aunque lenta, puede realizarse a partir de flip-flops con MOS. Si el consumo ha de ser extremadamente bajo, deberá elegirse una RAM CMOS.
RAM estática bipolar
Una célula de memoria en una memoria bipolar está constituida por un flip-flop sencillo a base de transistores bipolares.
Una célula de memoria en una memoria bipolar está constituida por un flip-flop sencillo a base de transistores bipolares.
ENTRADAS/SALIDAS
RAM ORGANIZADA EN BITS
Estos biestables constan de dos transistores multiemisores en acoplamiento cruzado
LINEA DE SELECCION DE PALABRA
En condiciones normales, un transistor se encontrará siempre saturado y el otro en estado de bloqueo.
? Para leer el estado del biestable, se eleva la tensión de la línea de palabra y el transistor saturado dejará pasar corriente a través de la línea de bit, lo que a su vez es detectado para determinar el estado del biestable..
? Para escribir datos, la tensión de la línea de palabra se eleva nuevamente y la tensión de una de las líneas de bit se baja, provocando que el transistor asociado a esta línea de bit se sature.
? Para escribir datos, la tensión de la línea de palabra se eleva nuevamente y la tensión de una de las líneas de bit se baja, provocando que el transistor asociado a esta línea de bit se sature.
En la matriz de memoria, todas las celdas de una columna comparten la misma línea de bit, y todas las celdas en una fila tienen la misma línea de palabra.
En cuanto al biestable de una memoria MOS estática, su celda corresponde a la estructura siguiente, formada utilizando transistores unipolares MOS de acumulación.
LINEA DE SELECCION
DE PALABRA
DE PALABRA
Los transistores T1 y T2 trabajan en conmutación y son los encargados de almacenar el bit de información. Por su parte T3 y T4 actúan como puerta de intercambio con el exterior. Cada uno de ellos canaliza una información binaria (0 ó 1) desde la línea de bit correspondiente hasta el transistor de almacenamiento
Cuando T3 y T4 se hallen en reposo, el biestable permanece aislado del exterior, preservando la información memorizada.
La escritura de un bit "0" ó "1" se produce al excitar, a través de T3 o T4 , al par T1-T2; uno de los dos transistores pasará a saturación, mientras que el otro evolucionará hacia el estado de bloqueo (OFF) Dependiendo de la transición de estados del par T1-T2 , el punto de memoria almacenará un estado lógico u otro.
Para leer la información almacenada, se introduce un impulso de tensión a través de la línea de selección, lo que provocará una corriente a través de la rama T1-T3 o T2-T4, según sea "0" o "1" el bit almacenado.
En definitiva, la lectura se efectúa detectando la presencia de corriente en una u otra línea de bit.
Para terminar, diremos que el mayor inconveniente de las RAM estáticas lo constituyen su elevado consumo energético, comparativamente con las dinámicas. Ello se debe, como hemos visto, a que las resistencias R1 y R2 consumen permanentemente, al mantener el estado lógico en el que se halla posicionado el biestable.
El hecho de que cada celda de memoria incorpore un notable número de componentes, también limita las posibilidades de integración de este tipo de memorias.
La escritura de un bit "0" ó "1" se produce al excitar, a través de T3 o T4 , al par T1-T2; uno de los dos transistores pasará a saturación, mientras que el otro evolucionará hacia el estado de bloqueo (OFF) Dependiendo de la transición de estados del par T1-T2 , el punto de memoria almacenará un estado lógico u otro.
Para leer la información almacenada, se introduce un impulso de tensión a través de la línea de selección, lo que provocará una corriente a través de la rama T1-T3 o T2-T4, según sea "0" o "1" el bit almacenado.
En definitiva, la lectura se efectúa detectando la presencia de corriente en una u otra línea de bit.
Para terminar, diremos que el mayor inconveniente de las RAM estáticas lo constituyen su elevado consumo energético, comparativamente con las dinámicas. Ello se debe, como hemos visto, a que las resistencias R1 y R2 consumen permanentemente, al mantener el estado lógico en el que se halla posicionado el biestable.
El hecho de que cada celda de memoria incorpore un notable número de componentes, también limita las posibilidades de integración de este tipo de memorias.
Algunos ejemplos comerciales de RAM estáticas
Nos referiremos a continuación a modelos reales de memoria de lectura/escritura. Para cada uno de estos integrados se dan sus características básicas más importantes, asi como su esquema de bloques y relación de patillas.
La primera característica de cada una de ellas es su organización de almacenamiento o número de palabras de "n" bits que memoriza, extremo importante puesto que especificando su capacidad podemos deducir el número de líneas de direcciones y datos que acceden a la memoria en cuestión.
Por ejemplo, una memoria de 128 palabras de 8 bits cada una (128x8), estará dotada de 7 entradas de direccionamiento y poseerá 8 líneas de datos. Esto es lógico ya que para seleccionar los 128 bytes son necesarias 128 configuraciones de direccionamiento, ( 128=27 ), lo que significa que existirán 7 líneas de direcciones.
Al mismo tiempo, puesto que cada palabra es de 8 bits, se requerirán 8 líneas para canalizar la entrada y salida de datos.
Así pues, observaremos los siguientes tipos de líneas:
La primera característica de cada una de ellas es su organización de almacenamiento o número de palabras de "n" bits que memoriza, extremo importante puesto que especificando su capacidad podemos deducir el número de líneas de direcciones y datos que acceden a la memoria en cuestión.
Por ejemplo, una memoria de 128 palabras de 8 bits cada una (128x8), estará dotada de 7 entradas de direccionamiento y poseerá 8 líneas de datos. Esto es lógico ya que para seleccionar los 128 bytes son necesarias 128 configuraciones de direccionamiento, ( 128=27 ), lo que significa que existirán 7 líneas de direcciones.
Al mismo tiempo, puesto que cada palabra es de 8 bits, se requerirán 8 líneas para canalizar la entrada y salida de datos.
Así pues, observaremos los siguientes tipos de líneas:
A0-An: entradas de direcionamiento.
D0-Dn: entrada/salida de datos
R/W : contro lectura/escritura.
CS0-CSn: selección de chip
D0-Dn: entrada/salida de datos
R/W : contro lectura/escritura.
CS0-CSn: selección de chip
Las entradas CS pueden ser una o varias y a su vez pueden activarse por niveles "0" ó "1" lógicos.
En el caso de existir varias CS, éstas suelen estar cableadas internamente en forma de puerta "Y". En consecuencia, la selección de chip se conseguirá cuando todas las entradas reciban simultáneamente sus posicionamientos activos.
RAM estática 6810
En el caso de existir varias CS, éstas suelen estar cableadas internamente en forma de puerta "Y". En consecuencia, la selección de chip se conseguirá cuando todas las entradas reciban simultáneamente sus posicionamientos activos.
RAM estática 6810
Está organizada en 128 palabras de 8 bits y se emplea mucho en los sistemas basados en el microprocesador 6800 de Motorola, debido a la facilidad de adaptación. Dispone de 6 entradas CS: dos con activación alta y cuatro con nivel bajo.
Sus características más sobresalientes son:
Organización 128 X 8 bits Tecnología NMOS
Alimentación 5 V
Disipación típica 130 mW
E/S datos Bidireccional y tri-estado
Encapsulado DIL 24 patillas
No hay comentarios:
Publicar un comentario